ASIC回路設計は、テープアウトの時点でアルゴリズムサポートを固定します。MACH-1のシリコンが最終化された後、MoE、Mamba、マルチモーダルアーキテクチャが登場したため、最先端モデルとの構造的な互換性がなくなりました。

MACH-1は、コストと可用性のためにHBMよりもLPDDR（モバイルDRAM）を選択しました。最新のLLM推論はメモリ帯域幅に制約されています。モデルサイズが大きくなるにつれて、LPDDRの低い帯域幅が重大なボトルネックとなりました。

世界の開発者コミュニティは、NVIDIAのCUDA上にすべての最適化ライブラリ、トレーニングフレームワーク、推論スタックを構築してきました。新しいASICは、実用的に使用するために、長年のエコシステムワークを複製する必要があります。

シリコン設計から量産までには、最低でも18〜24ヶ月かかります。AIモデルアーキテクチャは、同時期に2〜4ヶ月ごとに劇的に変化しました。ハードウェアはこのペースについていくことができません。