Vera Rubin NVL72 — 7-Silicon Extreme Co-Design Stack
系统架构
Vera Rubin NVL72 — 7-Silicon Extreme Co-Design Stack
单机架集成 · 数据流从控制平面到存储
控制平面
Vera CPU
88 Olympus 核心 · 空间多线程 · LPDDR5X 1.2 TB/s
NVLink-C2C ↓ 1.8 TB/s (7× PCIe Gen 6)
预填充计算
Rubin GPU ×72
TSMC 3nm · 336B 晶体管 · 288 GB HBM4 · 22 TB/s 带宽 · 50 PFLOPS/芯片
预填充完成后交接给 LPU
解码加速器
Groq 3 LPU
~500 MB 片上 SRAM · 80 TB/s 内存带宽 · 确定性执行 — 无分支预测开销
以峰值吞吐量顺序生成 token
存储与网络控制
BlueField-4 DPU + ConnectX-9 SuperNIC
CMX 上下文内存卸载 · NVLink 6 交换机 · Spectrum-6 以太网 · NIXL 预加载到 HBM
KV 缓存生命周期管理
三步推理流水线
01
预填充
Rubin GPU 并行处理完整提示的矩阵运算
›
02
解码交接
上下文传输到 Groq LPU 进行顺序生成
›
03
KV 卸载
BlueField-4 将缓存移至 CMX；Grove 路由下一个请求
35×
在万亿参数模型推理上，
每瓦性能提升
超过 Blackwell。
这不是代际升级 — 这是品类重新定义。