メモリ帯域幅：HBM 対 標準DRAM
AI推論ボトルネックがメモリ問題である理由、コンピューティング問題ではない理由
ピーク帯域幅（GB/s/モジュール）
DDR5
標準ラップトップ/デスクトップ — ベースライン参照
HBM3
H100 GPU — 現在のデータセンター標準
HBM4
次世代AIアクセラレータ — SK hynix / Samsungターゲット
スタックアーキテクチャ比較
DDR5 / LPDDR5
単一ダイ、フラットレイアウト。データはPCBバスを横断して移動。信号経路が長い = レイテンシ。バス幅：64〜128ビット。
HBM3 / HBM4
8〜16個のDRAMダイを垂直にスタック。各層はスルーシリコンビア（TSV）で接続。バス幅：1,024 bits. ロジックダイの隣のインターポーザー上に直接配置。
16×
同等の電力エンベロープにおけるDDR5に対するHBM4の帯域幅優位性
<50%
メモリ帯域幅がボトルネックの場合のGPU使用率 — 無駄なコンピューティングコスト
5–8
H100アクセラレータカードあたりのHBM3スタック — 需要はAIクラスタサイズに比例
出典：IEEE Solid-State Circuits Journal; SEMI HBMテクノロジロードマップ2026; SK hynix HBM4製品概要（予備仕様）。