DDR5 对比 CXL：延迟与带宽的权衡
在混合流量（读写各半）环境下，CXL 以增加延迟为代价换取了更大的带宽
DDR5
CXL
信号延迟（纳秒，越低越好）
DDR5
75~85ns
CXL
130~200ns
混合流量有效带宽（以 DDR5=100 为基准）
DDR5
基准线
CXL
+55~61%
相同可用内存构建成本最高降低 -50%